El nombre es un acrónimo de Performance Optimization With Enhanced RISC.
[2] Este requisito era extremadamente ambicioso por el momento, pero se dio cuenta de que se podía prescindir de gran parte de la complejidad de las CPU contemporáneas, ya que esta máquina solo tendría que realizar E/S, sucursales, agregar registro-registro, mover datos entre registros y memoria, y no necesitaría instrucciones especiales para realizar operaciones aritméticas pesadas.
[2] Durante dos años en el Watson Research Center, se exploraron los límites superescalares del diseño 801, como la posibilidad de implementar el diseño utilizando múltiples unidades funcionales para mejorar el rendimiento, similar a lo que se había hecho en IBM System/360 Model 91 y el CDC 6600 (aunque el Modelo 91 se había basado en un diseño CISC), para determinar si una máquina RISC podría mantener múltiples instrucciones por ciclo, o qué cambios de diseño deben realizarse al diseño 801 para permitir unidades de ejecución múltiple .
[3] Se hicieron muchos cambios en el diseño del 801 para permitir unidades de ejecución múltiple.
Originalmente, se planificó la fabricación de Cheetah con tecnología emitter-coupled logic (ECL), pero para 1984 la tecnologíaCMOS permitió un aumento en el nivel de integración del circuito al tiempo que mejoraba el rendimiento del transistor.
El 801 se usó en varias aplicaciones dentro del hardware de IBM.
[2] Aproximadamente al mismo tiempo que se lanzaba la PC/RT, IBM comenzó el Proyecto América, para diseñar la CPU más poderosa del mercado.
IBM complementó esto con un complejo decodificador de instrucciones que podía obtener una instrucción, decodificar otra y enviarlas a la ALU y la FPU al mismo tiempo, lo que da como resultado uno de los primeros diseños de CPU superescalar en uso.