Para compensar esta memoria L1 más pequeña, el predictor de rama es mejor para cubrir los patrones de búsqueda irregulares y es capaz de seguir dos ramas tomadas por ciclo, lo que resulta en menos pérdidas de caché L1 y ayuda a ocultar las burbujas de la tubería para mantener el núcleo bien abastecido.
La tubería es un ciclo más largo comparado con el A77, lo que asegura que el A78 alcance un objetivo frecuencia del reloj de alrededor de 3 GHz.
El caché L2 es variable hasta 512 kB y tiene el doble de ancho de banda para maximizar el rendimiento, mientras que el caché L3 compartido es variable hasta 4 MB, el doble que el de las generaciones anteriores.
Una Unidad Dinámica Compartida (DSU) también permite una configuración de 8 MB con las ARM Cortex-X1.
[2][3][4][5] El Cortex-A78 está disponible como núcleo SIP para los licenciatarios, y su diseño lo hace adecuado para la integración con otros núcleos SIP (por ejemplo, GPU, controlador de pantalla, DSP, procesador de imágenes, etc.) en un muerto que constituye un sistema en un chip.